经典传奇

IT之家注意到，在 Hot Chips 2026 大会上，SK 海力士封装工程副总裁 Jaesik Lee 发表了题为“高带宽内存的先进封装”（Advanced Packaging for High-Bandwidth Memory）的简报，阐述了公司计划如何利用先进封装技术加速其 HBM 路线图。该公司首先介绍了 HBM 目前的制造方式。    　　日前，经国务院批复同意印发的《扩大消费“十五五”规划》提出，要“坚持扩大内需这个战略基点”“更好发挥消费对经济发展的基础性作用”，这表明消费作为国民经济基础、推动经济增长重要引擎的作用更加突出，也反映出当前我国经济增长动力机制从投资和出口驱动向内需消费主导的深刻转型。　　对消费的重视有着深刻的宏观背景与现实紧迫性。

二 | 当前全球贸易保护主义抬头，外需不确定性明显增加，依靠外部市场拉动增长的空间受到挤压，必须立足国内需求掌握发展主动权。我国已进入工业化、城镇化中后期，大规模基建投资边际效用递减，而居民消费率较发达经济体仍有差距，消费潜力尚未充分释放。数据显示，“十四五”时期最终消费支出对经济增长的平均贡献率达58.8%，2025年社会消费品零售总额已突破50万亿元，消费的基础性地位已具现实支撑，但仍面临供强需弱、社保预期不稳等制约，需在“十五五”时期通过专项规划系统破局。　　《规划》提出，到2030年社会消费品零售总额达到60万亿元左右，居民消费率明显提高，消费对经济增长的拉动作用进一步增强，以量化目标锚定消费的市场底盘。在任务层面，首次将促进服务消费提质惠民列为六大重点任务之首，聚焦养老、托育、文旅、健康等短板领域，顺应消费结构从商品为主向商品服务并重升级的规律；同时围绕提升消费能力、优化消费环境、完善制度机制等维度部署28条举措，包括清理汽车、住房等领域不合理限制、落实带薪休假、健全社保兜底等，构建起“增收—保障—供给—制度”的长效机制。《规划》设置9个专栏细化落地，标志着消费基础性作用有了实实在在的抓手。　　超大规模市场是我国经济发展的重要优势。更好发挥消费对经济发展的基础性作用，关键在于跳出短期思维，打好需求侧增收减负与供给侧提质适配的组合拳。在需求侧，要夯实居民消费能力根基，推动居民收入增长与经济增长同步，健全工资合理增长机制，增加财产性收入渠道，同时通过优化教育、医疗、养老等公共服务供给降低预防性储蓄动机，让居民能消费、敢消费。HBM 结构由 3D 堆叠结构组成，通过 TSV（硅通孔）将多个核心芯片（DRAM IC）连接到基底裸片（base die）。HBM 目前最高可达 16 层，即 16-Hi 堆叠。HBM 与 GPU 是独立的芯片，但通过 2.5D 封装安装在同一个硅中介层上。每个 HBM 模块还通过硅中介层包含 1024 个 IO 和 16 个通道，这些 IO 通过 PHY 将 HBM 堆叠连接到 XPU。在供给侧，要以服务消费扩容和业态创新匹配升级需求，推动“人工智能+消费”、绿色消费等新场景供给，以高标准质量体系倒逼商品服务升级，解决供需错配导致的消费外流与意愿不足。在制度侧，需加快清理抑制消费的不合理限制，完善财政金融协同支持机制，落实休假制度保障消费时间，推动消费与投资良性互动，使有效投资更多投向消费基础设施与民生短板。HBM 作为 DRAM 解决方案之所以重要，是因为它节省空间、功耗和运营成本。典型的 GDDR6 方案可提供 24GB 容量和 768GB/s 带宽，而配备四个堆叠的 HBM3E 方案可节省多达一半的空间，同时提供高达 144GB 容量和 4TB/s 带宽。SK 海力士目前的路线图将 HBM4 作为顶级产品，DRAM 密度高达 24Gb，容量最高达 36GB，总计 2048 个 IO 位，IO 速度最高 8Gbps，带宽达 2048GB/s。

三 |

HBM4 的封装高度和尺寸都有所增加，集成的 TSV 和微凸点也比 HBM3E 更多。　　让消费真正发挥作用，考验的是宏观政策的定力与耐心。

四 | 具体成果如下：带宽超过 2TB/s功耗效率提升 40% 以上相比 HBM3E 耐热性提升 14% 以上容量最高 48GB（12-Hi 已量产，16-Hi 正在认证中）Z 轴高度 775 微米，尺寸 12.8x11 平方毫米16,148 个底部微凸点超过 2 万个 TSV

目前主要有两种 HBM 封装技术：热压键合 + 非导电膜（TC+NCF）和整体回流 + 模塑底部填充（MR+MUF）。TC+NCF 对芯片翘曲问题有更好的抵抗力，但热阻更高、生产率较低。《规划》从短期刺激托底转向深耕收入分配、社会保障与制度环境，旨在换取经济长周期的稳步增长。

五 | MR+MUF 生产率更高、热阻更低，但更容易出现芯片翘曲，且在间隙填充方面存在缺陷。随着《规划》的深入实施，一个供需互促、城乡互补、内外联通的强大国内市场必将加速形成，为中国式现代化注入源源不断的内生动力。SK 海力士还重点介绍了其 HBM 工艺流程，包括从晶圆厂到客户系统的六个关键阶段。

SK 海力士在 HBM 封装中集成了四项关键技术，包括：TSV（硅通孔）形成晶圆减薄微凸点形成芯片堆叠 / 底部填充先进的 MR-MUF 已应用于 SK 海力士的 16-Hi HBM3E 方案，并引入了两项新技术：翘曲控制和细间距互连与窄间隙填充。

六 | (本文来源：经济日报 作者：金观平）。总封装高度增至 775 微米，芯片厚度缩减至 0.9 倍，间隙高度缩减至 0.5 倍，凸点间距缩减至 0.9 倍。

七 | 展望未来，还有一些关键挑战需要解决。首先是随着带宽需求激增带来的 HBM 功耗上升，其次是散热问题以及 TSV 区域面积。随着 TSV 数量增长，尽管 TSV 间距不断缩小，但所占面积仍在持续增加。此外，每两代带宽近乎翻倍，给现有工艺和封装技术带来了 2.2 倍的热负担。因此，SK 海力士正在研究混合键合（Hybrid Bonding）等未来技术方案，以突破 16-Hi 堆叠限制，通过更窄的间距提供更高性能，并通过更高的导电性实现更好的散热效率。SK 海力士展示的数据显示，与 MR-MUF 工艺相比，混合键合可使核心芯片厚度增加 24%，TSV 间距小于 18 微米。

八 | 即使堆叠层数增加，混合键合的热阻仍可降低 35%。

九 | 与三星的 HPB（散热路径模块）类似，SK 海力士正在开发自己的局部热点缓解技术，名为 I-HBM，该技术在 HBM D2D PHY 区域（热点附近）嵌入高导热且电绝缘的冷却组件，打造专用散热路径，可额外降低 30% 以上的热阻。展望未来，SK 海力士计划通过 TSV 数量翻倍、结合逻辑工艺集成提升 IO 速度来增加带宽，同时利用最新优化的逻辑代工工艺解决功耗 / PDN（电源分配网络）挑战，通过“无处不在”的电源 TSV 大幅改善 PDN。HBM 技术对更高功率密度、带宽和堆叠高度的持续追求，带来了显著的热学、力学和封装挑战，其驱动因素包括更厚的氧化层、更密集的 TSV 和不断攀升的引脚速度。

十 | MLMO、优化的微凸点、新兴的混合键合（用于改善热导率、工艺窗口和更细的间距）以及 I-HBM 等热点解决方案正在积极应对这些问题。然而，随着堆叠向 16-20 层高度演进，架构向与逻辑芯片更紧密的 3D 集成方向发展，成功将要求设计、材料、客户工艺和中介层技术之间更紧密的协同优化。行业内的持续合作对于满足未来工作负载对容量和带宽的需求仍然至关重要。

十一 | 该公司还在其 2.5D HBM 方案幻灯片中展示了英特尔 EMIB 封装技术，与 CoWoS-L、CoWoS-R 和 CoWoS-S 并列。

十二 | 值得注意的是，有传闻称英特尔和 SK 海力士将在存储领域成立合资公司。SK 海力士还展示了不同的先进封装技术如何以不同方式对 HBM / 中介层施加应力。最后，SK 海力士着眼于未来的 3D 集成，这将使其能够在加速器之上堆叠 HBM，一旦先进逻辑和先进封装技术成熟，这将是人人都想实现的一步。